# **INTERFACE CIRCUIT**

Patent number:

JP58048523

**Publication date:** 

1983-03-22

**Inventor:** 

HAYAKAWA TATSUO

Applicant:

NIPPON DENKI KK

Classification:

- international:

H03K5/01; H03K3/295; H03K19/092

- european:


Application number:

JP19810147398 19810918

Priority number(s):

## Abstract of JP58048523

PURPOSE: To avoid fluctuation of outputs due to noise around a threshold voltage, by selecting a hysteresis width with positive feedback greater than a noise voltage superimposed on an input signal. CONSTITUTION: An emitter 15 of the 2nd fanout of an IIL transistor (TR)Q2 is positivefed back to a node 15 of resistors 8, 14 inserted between the base and emitter of an IIL TRQ1. Thus, when an input signal at a input terminal 1 is at LOW level, since the TRQ1 turns off and the TRQ2 turns on, the node 15 is grounded. However, when the input signal is increased and the TRQ1 turns on and the TRQ2 turns off, the grounded node 15 is released and positive feedback is given. The width of hysteresis due to the positive feedback is selected larger than a noise voltage superimposed on the input signal.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

① 特許出願公告

#### 平3-30323報(B2) ⑫特 許公

®Int. Cl. 5 H 03 K 5/01 識別配号 庁内整理番号 **2040**公告 平成3年(1991)4月30日

5/01 19/018 CCG 8321 - 5 J8321 - 5J

> H 03 K 19/092 8941 - 5 J

発明の数 1 (全4頁)

インターフエース回路 ❷発明の名称

判 平1-5392

②特 願 昭56-147398

開 昭58-48523 鲍公

223出 願 昭56(1981)9月18日 @昭58(1983) 3 月22日

個発 早川 達夫 東京都港区芝五丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

10代 理 人 弁理士 内 原 晋

保幸 審判長 鈴木 康夫 審判官 今 野 審判官 倉地 餜 審判の合議体 図参考文献 特開 昭51-138375 (JP, A) 特開 昭50-105042(JP,A)

1

2

### 釣特許請求の範囲

1 第1のIILトランジスタの少くとも1つのコ レクタが第2のIILトランジスタのペースに接続 され、該第2のIILトランジスタの少くとも1つ ベース・エミツタ間に接続された第1、第2のイ ンピーダンス素子の節点に帰還されており、入力 信号は前記第1のIILトランジスタのペースへ第 3のインピーダンス素子を通して加えられるとと くとも1つのコレクタから取り出されるようにし たことを特徴とするインターフエース回路。

## 発明の詳細な説明

本発明は、インターフェース回路に関する。

入力信号を波形整形した後にカウンターにより 計数する機能は、タイマー回路、A/D変換器等 に頻繁に用いられている。しかしながら入力信号 にノイズを含んだり、又は、入力信号の立上り、 立下がりが極めて緩やかな場合には、波形整形回 カウントし問題であつた。

第1図は、従来の波形整形回路で入力端子1に 入つた信号をIILトランジスタQi, Qzにより整形 しグルフリップフロップで構成されるカウンター り、節点2はIILトランジスタQ<sub>1</sub>のベースに接続

され、Q<sub>1</sub>, Q<sub>2</sub>のエミツタはGND端子Oに接続さ れ、QiのコレクタはQ2のベースに節点3で接続 されている。 6 はインジエクタ電流であり、Q2 のコレクタ出力4のON、OFF信号がカウンター のコレクタ出力が前記第1のIILトランジスタの 5 5によつて計数される。第2図は整形の過程を示 したもので左端の番号は、第1図の節点番号に対 応している。又端子1,2のスレツショルド電圧 をそれぞれVTHI, VTH2で示す。次に入力信号にノ イズが重畳する第3図の場合を考えてみると、端 もに出力信号は前記第2のIILトランジスタの少 10 子 1, 2のスレツショルド電圧近辺のノイズによ りQ1, Q2の出力がバタつく(第3図、端子3, 4)。従つて後続カウンター5は、このバタつい た信号をカウントして誤動作することになる。 又、入力信号の立上り、立下り時間が極めて緩い 15 第4図の場合は、Qiのスレツショルド電圧近辺 においてQiがONし始めるとQiのON電流がGND 配線インピーダンス等に電位降下を引き起こし、 これが為にQ」自身のベース入力端子に負帰還が かかる。この時点までに入力端子電圧がこの負帰 路出力がパタついたりして次段のカウンターが誤 20 還電圧を打消せるまで、上昇していないと第4図 端子2, 3, 4に示すようにチャタリングを引き 起こす。従つて後続カウンター5は、このチャタ リング信号をカウントしてしまう。これらを防ぐ 為には、従来は、重畳ノイズに対しては、第5図 5により入力信号を計数する。7、8は抵抗であ 25 に示すように入力端子の前に、抵抗R、コンデン サCのLOW PASSフィルターを入れて、このノ

15

イズを除去したり、又、緩い入力に対しては第6 図に示すように入力端子に入る前にヒステリシス ゲート又は、ヒステリシスコンパレータを入れて 立上り立下がり時間を短くして急峻にする必要が あった。第5図で9,10は、LOW PASSフイ 5 ルター用の抵抗とコンデンサー、第6図で13は ヒステリシスゲート又はヒステリシスコンパレー タ、11、12は、信号入力端子その他の番号は 第1図と同一である。このように従来は、外付け 回路で対処していたので実装密度、コストが問題 10

本発明の目的は重畳ノイズ及び綴入力信号の対 策をモノリシックIC内で極めて効果的に行うこ とのできるインダーフエース回路を提供すること にある。

本発明によれば第1のIILトランジスタの少く とも1つのコレクタが第2のIILトランジスタの ペースに接続されており、第2のIILトランジス タの少なくとも1つのコレクタ出力が第1のIIL 1、第2のインピーダンス素子の節点に帰還され ており、入力信号は第1のIILトランジスタのペ ースへ第3のインピーダンス素子を通して加えら れるインターフエース回路が得られる。

# 第7図により本発明を説明する。

IILトランジスタQ2の第2フアンアウトのコレ クター15がIILトランジスタQ:のペース、エミ ツタ間に挿入された抵抗8,14の節点15に正 帰還されている。第8図に各端子波形図を示す。 Q<sub>i</sub>はOFFでQ<sub>2</sub>はONであるので節点 1 5 とGND 間のインピーダンスは、ほとんど零である。抵抗 7, 8, 14の抵抗値をR<sub>7</sub>, R<sub>8</sub>, R<sub>14</sub>で表わすと 入力端子 1 におけるスレツショルド電圧Vrm は、 次式で表わされる。

$$V_{TH1} = V_{TH2} \times (\frac{R_7}{R_8} + 1)$$
 (1)

ここでVTHZは、QIのスレツショルド電圧であ る。次に入力信号が徐々に上昇し端子2の電圧が V<sub>TH2</sub>に達するとQ<sub>1</sub>がONし始め節点3の電位は、40 下がりQuはOFFし始める。すると節点15と GND間のインピーダンスが大きくなるので節点 2の電位は上昇し、Qiに正帰還がかかる。Qiは より深くONしQ₂はより深くOFFし、この正帰還

により最終点には、Qiは完全にOFFとなる。こ の状態での入力スレツショルド電圧 Утні'は、次 のように表わされる。

$$V_{TH1}' = V_{TH2} \times (\frac{R_7}{R_8 + R_{14}} + 1)$$
 (2)

QiがOFF、QaがONの状態の時のスレツショ ルド電圧Vmiとの差電圧ΔVmiは、次のようにな る。

$$\Delta V_{THI} = V_{THI} - V_{THI}' \tag{3}$$

$$=V_{TH2}\times(\frac{R_7}{R_4}-\frac{R_7}{R_4+R_{14}})\tag{4}$$

R14≪Rsに選べば(4)式は、近似的に次のように なる。

$$\Delta V_{TH1} \approx V_{TH2} \times \frac{R_7}{R_8} \times \frac{R_{14}}{R_4}$$
 (5)

上記ヒステリシス巾 AVmiを入力信号に重量す るノイズ電圧よりも大きく選べば従来のようにス レツシルド電圧付近のノイズにより出力がバタつ くことは無い。第9図は、端子1の入力電圧Vi トランジスタのベースエミツタ間に接続された第 20 をX軸に、節点4電圧をY軸にとり表わした本発 明の入出力特性である。

緩やかな立上り立下り入力信号に対しても本発 明により前述したGND配線インピーダンス等に よる負帰還電位より大きなヒステリシス巾△V™ 25 を与えれば従来のようなスレツショルド電圧付近 のチャタリングは無くなる。又、スレツシヨルド 電圧近辺では、Qi, Q2の正帰還ループにより利 得は、無限大となるので緩やかな立上り、立下り 入力信号は、完全に整形されて後段カウンターに まず入力端子1の入力端子がLOWレベルの時、30 とつて望ましい急峻な立上り、立下りをもつた方 形波となる。このようにして従来必要とされてい た外付けCR回路、ヒステリスゲート又はヒステ リシスコンパレータは不要となつたので回路実装 密度コスト共に有利になつた。又、Ⅰ₂Lマルチコ 35 レクタ出力の1つから前段の入力に配線を戻すだ けなのでICのチップ面積の増大は極少である。 本発明の説明ではQiはI2Lとしたがもちろんこれ は、通常の順方向トランジスタでも構わない。

#### 図面の簡単な説明

第1図は従来のIILインターフエース回路を示 す図、第2図は第1図の従来回路の端子節点波形 を示す図、第3図は、入力信号にノイズが重畳し た場合の従来回路の各端子節点波形を示す図、第 4図は、立上り、立下りが極めて緩かな入力信号 に対する従来回路の各端子波形を示す図、第5図はLOW PASSフィルターを付けた従来回路を示す図、第6図はヒステリシスゲート又は、ヒステリシスコンパレータを付けた従来回路を示す図、第7図は本発明のヒステリシスインターフエース 5

回路を示す図、第8図は入力信号にノイズが重畳 した場合の本発明回路の各端子節点液形を示す 図、第9図は、本発明回路の入出力特性を示す図 である。

Q<sub>1</sub>, Q<sub>2</sub>······IILトランジスタ。

